mirror of
https://gitee.com/eda-development/eda_fpga.git
synced 2025-08-06 17:22:03 +08:00
update README.md.
This commit is contained in:
@ -37,6 +37,11 @@ wire a; reg b; reg c;
|
|||||||
例如:用户定义了p0为3位
|
例如:用户定义了p0为3位
|
||||||
 
|
 
|
||||||
则p0前面加[2:0]
|
则p0前面加[2:0]
|
||||||
|
### ------------003------------
|
||||||
|
应有“保存模块”和“生成代码”两个按钮。其中:
|
||||||
|
保存模块:做到将此次用户新建的模块里的所有内容打包保存 下次用户双击时可以直接在软件里打开
|
||||||
|
生成代码:将软件生成的代码 让用户选择位置保存。保存为verilog目录 目录下应有此模块及其内部子模块所有的verilog代码文件 扩展名为.v
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
|
||||||
|
Reference in New Issue
Block a user